ERROR: [XSIM 43-3217]

Xilinx Vivado 에서 시뮬레이션 할려고 할 때 로그 파일 확인 시 발생하는 에러

ERROR: [XSIM 43-3217] Incorrect project file syntax. Correct syntax is one of: vhdl <worklib> <file>, verilog <worklib> <file> [<file> ...] [[-d <macro>] ...] [[-i <include>] ...], or NOSORT. Presence of NOSORT on a line of its own disables file order sorting.

이게 버그인지 아닌지 모르겠지만 시뮬레이션에서 기본 라이브러리를 못가져오는? 상황이 있는 것 같다.
파일 누르고 Source File Properties 에서 Library를 xil_defaultlib 로 잡아주면 된다.

끝.

도움이 되셨다면 더 좋은 정보 공유를 위해 광고 클릭 부탁 드립니다 :)