24_테스트벤치 작성 [VerilogHDL] 24_테스트 벤치 1. 테스트 벤치 Verilog HDL에서 테스트벤치는 설계된 모듈을 검증하기 위해 사용되는 시뮬레이션 환경…

23_동기 및 비동기 시퀀셜 논리 설계 [VerilogHDL] 23_동기 및 비동기 시퀀셜 논리 설계 1. 동기 시퀀셜 논리 설계 (Synchronous Sequential…

22_유한상태머신 [VerilogHDL] 22_유한 상태 머신(Finite State Machine) 1. 유한 상태 머신(Finite State Machine) Veri…

21_카운터 [VerilogHDL] 21_카운터(Counter) 1. 카운터(Counter) Verilog HDL에서 카운터(Counter)는 순차 논리(Sequentia…

20_레지스터 [VerilogHDL] 20_레지스터(Register) 1. 레지스터(Register) Verilog HDL에서 레지스터(Register)는 순차 논리(Se…

19_플립플롭 [VerilogHDL] 19_플립플롭(Flip-Flop) 플립 플롭(Flip-Flop)은 순차 논리 회로에서 주로 사용되는 시퀀셜 디바이스입니다. 플립 플롭은…

18_래치 [VerilogHDL] 18_래치(Latch) Verilog HDL에서 Sequential Logic Latch(레치)는 이전 상태의 출력을 기억하고 다음 상태로…

17_시퀀셜 논리 회로 디자인 개요 [VerilogHDL] 17_시퀀셜 논리 회로 디자인 개요 시퀀셜 논리 회로 디자인은 입력값과 이전 상태에 따라 출력값을 결정하는 논리 …

16_콤비_예제_8_Parity Checker [VerilogHDL] 16_CombinationalLogicExample_Parity Checker 1. Parity Che…

16_콤비_예제_7_Parity Generator [VerilogHDL] 16_CombinationalLogicExample_Parity_Gen. 1. Parity Gene…

16_콤비_예제_6_Barrel Shifter [VerilogHDL] 16_CombinationalLogicExample_Shifter 1. Shifter Barrel S…

16_콤비_예제_5_Comparator [VerilogHDL] 16_CombinationalLogicExample_Comparator 1. Comparator Verilo…

16_콤비_예제_4_Decoder [VerilogHDL] 16_CombinationalLogicExample_Decoder 1. Decoder Verilog HDL에서 D…

16_콤비_예제_3_Encoder [VerilogHDL] 16_CombinationalLogicExample_Encoder 1. Encoder Verilog HDL에서 E…

16_콤비_예제_2_DEMUX [VerilogHDL] 16_CombinationalLogicExample_DEMUX 1. DEMUX Verilog HDL에서 DEMUX(D…

16_콤비_예제_1_MUX [VerilogHDL] 16_CombinationalLogicExample_MUX 1. MUX Verilog HDL에서 MUX(Multiplex…

15_버퍼 [VerilogHDL] 15_버퍼 1. BUFFER Verilog HDL에서 버퍼는 입력 신호를 그대로 출력으로 전달하는 기능을 수행하는 논리 게이트를 나타냅니…

14_다중 비트 게이트 [VerilogHDL] 14_다중 비트 게이트 다중 비트 게이트는 여러 비트를 한 번에 처리하는 논리 게이트입니다. 이러한 게이트는 입력으로 여러 비…