[VerilogHDL] 13_논리 게이트

게이트는 디지털 논리 회로에서 논리적인 연산을 수행하는 기본적인 논리 요소입니다. 논리 게이트는 입력 신호를 받아서 그에 따라 출력 신호를 생성하는 역할을 합니다. 이러한 게이트들은 컴퓨터와 디지털 시스템에서 정보의 흐름과 처리를 담당하며, 다양한 논리 회로를 구성하는 핵심 요소입니다.
논리 게이트는 논리적인 연산을 수행하여 입력 신호를 처리하고, 결과를 출력으로 내보냅니다.

1. AND GATE

AND 게이트는 입력 신호들이 모두 참(1)일 때 출력 신호를 참으로 설정합니다. 즉, 입력들이 모두 1인 경우에만 출력이 1이 됩니다.

1.1 진리표

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

1.2 예제 코드

module and_gate(
  input wire a,
  input wire b,
  output wire y
);
  assign y = a & b;
endmodule

2. OR GATE

OR 게이트는 입력 신호 중 하나 이상이 참(1)일 때 출력 신호를 참으로 설정합니다. 즉, 입력들 중 하나 이상이 1인 경우 출력이 1이 됩니다.

2.1 진리표

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

2.2 예제 코드

module or_gate(
  input wire a,
  input wire b,
  output wire y
);
  assign y = a | b;
endmodule

3. NOT GATE

NOT 게이트는 입력 신호의 반대 값을 출력으로 내보냅니다. 입력이 참(1)이면 출력은 거짓(0)이 되고, 입력이 거짓(0)이면 출력은 참(1)이 됩니다.

3.1 진리표

A	Y
0	1
1	0

3.2 예제 코드

module not_gate(
  input wire a,
  output wire y
);
  assign y = ~a;
endmodule

4. XOR GATE

입력들 중 짝수 개의 1이 있는 경우 출력이 0이 되고, 홀수 개의 1이 있는 경우 출력이 1이 됩니다.

4.1 진리표

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

4.2 예제 코드

module xor_gate(
  input wire a,
  input wire b,
  output wire y
);
  assign y = a ^ b;
endmodule

5. NAND GATE

NAND 게이트는 AND 게이트의 출력을 반전시킨 것과 동일한 동작을 수행합니다. 입력 신호들이 모두 참(1)일 때 출력이 거짓(0)이 되고, 그 외의 경우에는 출력이 참(1)이 됩니다.

1.1 진리표

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

1.2 예제 코드

module nand_gate(
  input wire a,
  input wire b,
  output wire y
);
  assign y = ~(a & b);
endmodule

6. NOR GATE

NOR 게이트는 OR 게이트의 출력을 반전시킨 것과 동일한 동작을 수행합니다. 입력 신호 중 하나 이상이 참(1)일 때 출력이 거짓(0)이 되고, 모든 입력이 거짓(0)인 경우에만 출력이 참(1)이 됩니다.

6.1 진리표

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

6.2 예제 코드

module nor_gate(
  input wire a,
  input wire b,
  output wire y
);
  assign y = ~(a | b);
endmodule

7. XNOR GATE

XNOR 게이트는 XOR 게이트의 출력을 반전시킨 것과 동일한 동작을 수행합니다. 입력 신호들 중 짝수 개의 입력이 참(1)일 때 출력이 참(1)이 되고, 홀수 개의 1이 있는 경우 출력이 0이 됩니다.

7.1 진리표

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

7.2 예제 코드

module xnor_gate(
  input wire a,
  input wire b,
  output wire y
);
  assign y = ~(a ^ b);
endmodule

각 게이트는 논리적 연산을 수행하여 입력 신호들을 기반으로 출력 신호를 결정합니다. 이러한 논리 게이트들을 조합하여 다양한 논리 회로를 구성할 수 있습니다.