24_테스트벤치 작성 [VerilogHDL] 24_테스트 벤치 1. 테스트 벤치 Verilog HDL에서 테스트벤치는 설계된 모듈을 검증하기 위해 사용되는 시뮬레이션 환경…

23_동기 및 비동기 시퀀셜 논리 설계 [VerilogHDL] 23_동기 및 비동기 시퀀셜 논리 설계 1. 동기 시퀀셜 논리 설계 (Synchronous Sequential…

22_유한상태머신 [VerilogHDL] 22_유한 상태 머신(Finite State Machine) 1. 유한 상태 머신(Finite State Machine) Veri…

[Vitis] Flash 안써지는 버그 [Vitis] Flash 쓰기 안될 때 제가 사용하는 Zynq 보드인 Tranz TE0726 기준으로 얘기합니다. 기존 SDK에서 …

21_카운터 [VerilogHDL] 21_카운터(Counter) 1. 카운터(Counter) Verilog HDL에서 카운터(Counter)는 순차 논리(Sequentia…

20_레지스터 [VerilogHDL] 20_레지스터(Register) 1. 레지스터(Register) Verilog HDL에서 레지스터(Register)는 순차 논리(Se…

19_플립플롭 [VerilogHDL] 19_플립플롭(Flip-Flop) 플립 플롭(Flip-Flop)은 순차 논리 회로에서 주로 사용되는 시퀀셜 디바이스입니다. 플립 플롭은…

18_래치 [VerilogHDL] 18_래치(Latch) Verilog HDL에서 Sequential Logic Latch(레치)는 이전 상태의 출력을 기억하고 다음 상태로…

라즈베리파이 키오스크 사용 라즈베리파이 키오스크 사용하기 1. 라즈베리파이 키오스크 모드 라즈베리파이를 사용해서 키오스크 모드를 사용할 수 있는데 몇 가지 방법이 있지만 …

17_시퀀셜 논리 회로 디자인 개요 [VerilogHDL] 17_시퀀셜 논리 회로 디자인 개요 시퀀셜 논리 회로 디자인은 입력값과 이전 상태에 따라 출력값을 결정하는 논리 …

16_콤비_예제_8_Parity Checker [VerilogHDL] 16_CombinationalLogicExample_Parity Checker 1. Parity Che…

16_콤비_예제_7_Parity Generator [VerilogHDL] 16_CombinationalLogicExample_Parity_Gen. 1. Parity Gene…