04_데이터 타입_8_event [VerilogHDL] 04_데이터 타입_event 1. event Verilog HDL에서 event 는 이벤트를 나타내기 위해 사용되는…
04_데이터 타입_7_real [VerilogHDL] 04_데이터 타입_real 1. real Verilog HDL에서 real 은 부동 소수점 실수 값을 나타내는 데이터…
04_데이터 타입_6_genvar [VerilogHDL] 04_데이터 타입_genvar 1. genvar Verilog HDL에서 genvar 는 generate 블록 내…
04_데이터 타입_5_localparam [VerilogHDL] 04_데이터 타입_localparam 1. localparam Verilog HDL에서 localparam…
04_데이터 타입_4_parameter [VerilogHDL] 04_데이터 타입_parameter 1. parameter Verilog HDL에서 parameter 는 모…
04_데이터 타입_3_integer [VerilogHDL] 04_데이터 타입_integer 1. integer Verilog HDL에서 integer 는 부호 있는 32비…
04_데이터 타입_2_wire [VerilogHDL] 04_데이터 타입_wire 1. wire Verilog HDL에서 wire 는 연결선을 나타내는 변수 유형입니다. w…
04_데이터 타입_1_reg [VerilogHDL] 04_데이터 타입_reg 1. reg Verilog HDL에서 reg 는 레지스터를 나타내는 변수 유형입니다. reg …
04_데이터 타입 [VerilogHDL] 04_데이터타입 변수와 데이터 타입은 Verilog HDL 코드에서 중요한 요소입니다. 변수는 값이 저장되는 메모리 공간을 나타내며…
03_모듈(Module) 정의와 인터페이스 [VerilogHDL] 03_모듈(Module) 정의와 인터페이스 Verilog HDL는 하드웨어 설계를 기술하기 위한 하드웨어 …
02_디지털 설계 개요 [VerilogHDL] 02_디지털 설계 개요 1. 일반적인 설계 과정 1.1 문제 정의 디자인하고자 하는 하드웨어의 목적과 요구 사항을 명확히 …
01_Verilog HDL 소개 [VerilogHDL] 01_소개 1. Verilog HDL 란? Verilog HDL(Hardware Description Languag…